(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号 特開2003-303785

(P2003-303785A)


(43)公開日 平成15年10月24日 (2003. 10.24)

	am gran Li	F I (参考
(51) Jnt. C1. THO1L 21/28 21/768	識別記号 301	H01L 21/28 301 R 4M104 29/78 652 M 5F033
29/417 29/78	652 653	653 A 29/50 M 21/90 C 審査請求 有 請求項の数5 OL (全6頁)
(21) 出願番号	特願2002—105600(P2002—1056	ローント
(22) 出額日	平成14年4月8日(2002.4.8)	京都府京都市右京区西院溝崎町21番地 (72)発明者 田中 靖明 京都市右京区西院溝崎町21番地 ローム株 式会社内
		(74)代理人 100087701 弁理士 稲岡 耕作 (外1名)
		最終頁に続く

(54) 【発明の名称】半導体装置の製造方法

【課題】半導体基板上に形成された幅や径が狭くアスペクト比が大きいコンタクトホールに、アルミニウムを含む薄膜を良好に埋め込むことができる半導体装置の製造方法を提供する。

【解決手段】トレンチ4を有するシリコン基板1の表面に、CVD法によりポリシリコン膜15を形成する。次に、シリコン基板1を加熱しながら、シリコン基板1の表面に、スパッタ法によりアルミニウム薄膜16を形成する。スパッタ法によりシリコン基板1に供給されるアルミニウム量に対するCVD法によりシリコン基板1に供給されるシリコン量の比は、たとえば、原子比で0.1%以上かつ1%とすることができる。



]

【特許請求の範囲】

【請求項1】半導体基板上に形成されたコンタクトホールを埋めるようにアルミニウムを含む薄膜を形成する半 導体装置の製造力法であって、

上記コンタクトホールの内表面に、シリコンを含む薄膜 を形成する下地膜形成工程と、

上記下地膜形成工程の後、上記半導体基板を加熱しなが ち、上記半導体基板の表面に、上記コンタクトホールを 埋めるようにアルミニウムを含む薄膜を形成するアルミ ニウム薄膜形成工程とを含むことを特徴とする半導体装 10 置の製造力法。

【請求項2】上記アルミニウム薄膜形成工程で上記半導体基板に供給されるアルミニウム量に対する上記下地膜形成工程で上記半導体基板に供給されるシリコン量の比が、原子比で0.1%以上かつ1%以下であることを特徴とする請求項1記載の半導体装置の製造方法。

【請求項3】上記下地膜形成工程が、化学蒸着法によりポリシリコンの薄膜を形成する工程を含むことを特徴とする請求項1または2記載の半導体装置の製造方法。

【請求項4】上記アルミニウム薄膜形成工程が、スパッ 20 夕法によりアルミニウムを含む薄膜を形成する工程を含むことを特徴とする請求項1ないし3のいずれかに記載の半導体装置の製造方法。

【請求項5】上記アルミニウム薄膜形成工程が、上記半 導体基板を300℃ないし400℃に加熱する工程を含むことを特徴とする請求項1ないし4のいずれかに記載 の半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、MOS FETなどの半導体装置の製造方法に関し、特に、シリコン基板等の半導体基板上に形成された微細なコンタクトホールを埋め込むようにアルミニウムを含む薄膜を形成する工程を含む半導体装置の製造方法に関する。

[0002]

【従来の技術】半導体装置の製造工程では、シリコン基板上に形成された微細なホール (穴) 状またはトレンチ (焼) 状のコンタクトホールを埋めるようにアルミニウムからなる電極薄膜が形成される。このような電極薄膜は、シリコン基板上に形成された素子 (たとえば、トラ 40ンジスタ) の取り出し電極をなす。このような薄膜は、従来、スパッタ法により、シリコン基板上にアルミニウム原子を供給して、コンタクトホールを埋めるようにアルミニウム浮膜を形成することにより形成されていた。

【0003】
【発明が解決しようとする課題】ところが、近年の配線
パターンの微細化に伴い、コンタクトホールの幅や径が
小さく (たとえば、0.6μm以下に) なってきてい
る。一方、コンタクトホールの深さは配線パターンが微
細化されてもほとんど変わらないので、コンタクトホー 50

ルの幅または径に対するコンタクトホールの深さの比 (アスペクト比) が、大きく (たとえば、1以上に) なる。

【0004】このような幅や径が狭くアスペクト比が大きいコンタクトホールには、上述の方法では、コンタクトホールを良好に埋めるアルミニウム薄膜を形成することができなかった。具体的には、アルミニウム薄膜内でコンタクトホールに対応する部分にボイド(空隙)が形成されるという問題があった。これは、スパッタ法では、幅や径が小さくアスペクト比が大きいコンタクトホールの内部空間が、アルミニウム原子で完全に埋められる前に、コンタクトホールの関口を塞ぐようにアルミニウム薄膜が成長してしまうことによる。

【0005】また、成膜時またはその後の工程で、アルミニウム薄膜から、シリコン基板上の拡散領域などへとアルミニウム原子が拡散(アルミスパイク)し、素子のpn 協合が破壊されるという問題もあった。そこで、この発明の目的は、半導体基板上に形成された幅や径が狭くアスペクト比が大きいコンタクトホールに、アルミニウムを含む薄膜を良好に埋め込むことができる半導体装置の製造方法を提供することである。

【0006】この発明の他の目的は、コンタクトホールに埋め込まれたアルミニウムを含む薄膜から、アルミニウム原子が拡散しにくい半導体装置の製造方法を提供することである。

[0007]

【課題を解決するための手段および発明の効果】上記の 課題を解決するための請求項1記載の発明は、半導体基 板(1)上に形成されたコンタクトホール(4)を埋め るようにアルミニウムを含む薄膜(11)を形成する半 導体装置の製造方法であって、上記コンタクトホールの 内麦面に、シリコンを含む薄膜(15)を形成する下地 **朠形成工程と、上記下地膜形成工程の後、上記半導体基** 板を加熱しながら、上記半導体基板の表面に、上記コン タクトホールを埋めるようにアルミニウムを含む薄膜 (11.16) を形成するアルミニウム薄膜形成工程と を含むことを特徴とする半導体装置の製造方法である。 【0008】なお、括弧内の英数字は後述の実施形態に おける対応構成要素等を示す。以下、この項において同 じ。この発明によれば、アルミニウムを含む薄膜(以 下、「アルミニウム簿膜」という。) の形成に先立っ て、コンタクトホールの内面を含む半導体基板の表面 に、シリコンを含む薄膜(下地層)が形成される。引き 統き実施されるアルミニウム薄膜形成工程で、たとえ は、物理蒸浴法により半導体基板上に供給されるアルミ ニウム原子は、半導体基板上のコンタクトホールの内部 (特に、内壁) には到達しにくい。 しかし、半導休基板 表面のコンタクトホール以外の部分に到達したアルミニ ウム原子は、下地膜に拡散しながらコンタクトホール内 へと移動することができる。このため、半導体基板のコ

30

ンタクトホール外の部分にアルミニウム原子が堆積して 形成された薄膜の一部が、コンタクトホールの内面に沿 ってコンタクトホール内に流れ込むように移動する。

【0009】これにより、コンタクトホール内が良好に 埋められて、アルミニウム薄膜が成長する。特に、コン タクトホールが、幅や径が O. 6 μm以下と狭く、アス ペクト比が1以上と高い場合、このような製造方法は効 果がある。アルミニウム薄膜の不要な部分は、その後、 エッチングなどにより除去してもよい。このようにし て、コンタクトホールに良好に埋め込まれたアルミニウ 10 ム薄膜を形成でき、たとえば、コンタクトポール内面に 露出している半導体層 (基板自身であってもよい。) と アルミニウム薄膜とを電気的に接続できる。

【0010】また、アルミニウム薄膜が成長する際、下 地層からアルミニウム薄膜へとシリコン原子が拡散す る。したがって、アルミニウム薄膜は、シリコンを含ん だものとなる。このため、アルミニウム薄膜中のアルミ ニウム原子は、コンタクトホール内面に露出している半 導体層(特に、シリコンからなるもの)へ拡散しにくく n接合の破壊を防ぐことができる。

【0011】半導体基板は、たとえば、シリコン基板で あってもよい。また、コンタクトホールは、半導体基板 上に形成された膜中に形成されたものであってもよい。 請求項2記載の発明は、上記アルミニウム薄膜形成工程 で上記半導体基板に供給されるアルミニウム量に対する 上記下地膜形成工程で上記半導体基板に供給されるシリ コン量の比が、原子比で0.1%以上かつ1%以下であ ることを特徴とする請求項1記載の半導体装置の製造方 法である。

【0012】これにより、上述の拡散によるアルミニウ ム原子の移動が有効に生じて、コンタクトホールに良好 にアルミニウム薄膜を埋め込むことができる。また、過 剰なシリコンによるシリコンノジュールの発生を防ぐこ ともできる。請求項3記載の発明は、上記下地膜形成工 程が、化学拣岩法によりポリシリコンの薄膜(15)を 形成する工程を含むことを特徴とする請求項1または2 記載の半導体装置の製造方法である。

【0013】化学蒸着法により、コンタクトホールの内 部 (内壁など) にも均一にポリシリコン膜 (下地膜) を 40 形成できる。アルミニウム薄瓝の成膜は、たとえば、諦 **求項4記載のように、物理蒸浴法の一例であるスパッタ** 法によるものとすることができる。 請求項 5 記載の発明 は、J:記アルミニウム薄膜形成工程が、上記半導体基板 を300℃ないし400℃に加熱する工程を含むことを 特徴とする請求項1ないし4のいずれかに記載の半導体 **装置の製造方法である。**

【0014】アルミニウム薄膜形成工程において、半導 休基板を300℃以上に加熱することにより、上述のア ルミニウム原子およびシリコン原子の拡散を好適に生じ 50

させ、コンタクトホールに良好にアルミニウム薄膜を埋 め込むことができる。また、半導体基板の加熱温度を4 00℃以下とすることにより、コンタクトホールに埋め 込まれたアルミニウム薄膜から、半導体基板などへのア ルミニウム原子の拡散を少なくできる。

[0015]

【発明の実施の形態】以下では、添付図面を参照して、 本発明の実施の形態について詳細に説明する。図1は、 本発明の製造方法を適用して製造されるMOS FET (Metal OxideSemiconductor Field Effect Transisto r)の構造を示す図解的な断面図である。

【0016】シリコン基板1の表層部には、n°型のエ ピタキシャル層2が形成されている。エピタキシャル層 2の上には、複数のリッジ形状の積層膜3が互いに平行 に配されている。隣接した積層膜3の間は、ホール

(穴) 4となっている。積層膜3は、下部(エピタキシ ャル層2側)から上部に向かって積層された、p^{*}層 5、n'層6、および酸化シリコン層7を含んでいる。 各積層膜3の内部には、エピタキシャル層2の上部から なり、これにより、当該半導体層の内方に形成されたp 20 延びるポリシリコン層 8 が形成されている。ポリシリコ ン層8は、p 層5およびn 層6を貫通しており、上部 (エピタキシャル層2側とは反対側) で酸化シリコン層 7に接している。ポリシリコン暦8は、不純物の添加に より導電化されていて、積層膜3の長さ方向に平行な方 向 (図1で、紙面に垂直な方向) で外部に露出してお り、FETのゲート電極として機能するようになってい

【0017】ポリシリコン居8の周囲には、酸化シリコ ン層7と接する部分を除いて、酸化膜9が形成されてい る。隣接する積層膜3のp[・]層5間で、エピタキシャル 届2に接する部分には、p^{*}層5より層厚が薄いp^{*}層1 Oが形成されている。積層膜3およびp'層10の上部 には、ホール4を埋めるようにアルミニウム(A1)を 主成分とするアルミニウム電極膜11が形成されてい る。アルミニウム電極膜11は、少量(たとえば、原子 比でアルミニウムに対して0.3%) のシリコンを含ん でいる。アルミニウム電極膜11は、n⁻層6の取り出 し電極として機能するようになっている。

【0018】以上のような構造のMOS FETにおい て、ホール4の幅W1は、たとえば、0.6μmであ り、ホール4の幅W1に対する深さDの比(アスペクト 比) D/W1は大きい(たとえば、1以上)。 ポリシリ コン層8の幅W2は、たとえば、0.6μmであり、積 **層膜3のうちポリシリコン層8の片側に存在する部分の** 幅W3は、たとえば、0.45µmである。したがっ て、このMOS FETの素子単位の幅W4は、たとえ ば、2. 1μmである。

【0019】図2は、アルミニウム電極膜11の形成工 程を説明するための図解的な断面図である。先ず、p^{*} 図10および積層膜3(シリコン基板1)上に、CVD

(化学蒸剤) 法により、ポリシリコン膜15が形成され る(図2(a))。ポリシリコン膜15は、エピタキシ ャル層2上、積層膜3の側面(ホール4の内壁)、およ び積層膜3の上面などに均一な厚さで形成される。 ポリ シリコン膜15の厚さは、たとえば、100Aとするこ

【0020】次に、このようにしてポリシリコン膜15 が形成されたシリコン基板1に対して、スパッタ法によ り、アルミニウム原子が堆積されてアルミニウム薄膜1 6が形成される(図2(b)~(d))。この際、シリ 10 は、MOS FET以外の半導体装置の様々なコンタク コン基板1は加熱される。スパッタ法によりシリコン珠 板 1 上に供給されたアルミニウム原子は、ホール4の内 部には到達しにくいので、成膜の初期には、アルミニウ ム原子は主にホール4の外部に堆積してアルミニウム薄 膜16を形成する。アルミニウム原子は、ポリシリコン 膜15中に拡散するので、ホール4外に形成されたアル ミニウム薄膜16の一部は、ホール4内に流れ込むよう に移動する(図2(b))。

【0021】また、ポリシリコン膜15を構成するシリ コン原子も、アルミニウム薄膜16中へと拡散する。こ 20 のようして、ホール4は次第にアルミニウム薄膜16で 埋められていき(図2(c))、成膜終了時にはホール 4は、アルミニウム薄膜16により完全に埋められる。 シリコン基板1へのアルミニウム原子の供給を停止した 後、遊当な時間シリコン痣板1の加熱を継続することと してもよい。以上の工程(図2(a)~(d))で、シ リコン战板1に供給するアルミニウム盘に対するシリコ ン量の比は、ポリシリコン膜15を形成する工程におけ るシリコン茶板1の加熱温度でのアルミニウムに対する シリコンの固裕限界内とすることが好ましい。この場 合、ポリシリコン層8を構成するシリコン原子は全量ア ルミニウム薄膜16中へと移動し、アルミニウム薄膜1 6の成膜終了後には、アルミニウム薄膜16(アルミニ ウム電極膜11)とp⁻層10および積層膜3との間に は、ポリシリコン層8は存在しなくなる。

【0022】このようにして、ボイド(空隙)のない良 好なアルミニウム電極膜11が得られる(図2

(d))。特に、ホール4が、幅や径が0.6 μm以下 と狭く、アスペクト比が1以上と高い場合、このような 製造方法は効果がある。アルミニウム電極膜11は、ア 40 ルミニウムを主成分とし、少量(たとえば、原子比でア ルミニウムに対して0.3%) のシリコンを含んだもの となる。アルミニウム電極膜11が形成された後、アル ミニウム電極膜11の不要部分は、エッチングなどによ り除去される。

【0023】アルミニウム電極膜11が固溶限界内のシ リコンを含んでいることにより、スパック法によるアル ミニウム電極膜11形成時や他の工程において、シリコ ン基板1が加熱されて高温になった場合でも、アルミニ ウム電極股11を構成するアルミニウム原子は、p 層

10、積層膜3、エピタキシャル層2などへ拡散しにく い。したがって、素子を構成するエピタキシャル解2、 p 層 5、および n 層 6 にアルミニウム原子が拡散し て、pn接合が破壊されることはない。

【0024】このアルミニウム電極膜11の形成方法で は、アルミニウム電極膜11を形成する前にバリアメタ ル層を形成する必要もない。この発明の一実施形態の説 明は、以上の通りであるが、この発明は他の形態でも実 施することもできる。たとえば、本発明に係る製造方法 トホールを埋めて薄膜を形成する場合にも適用可能であ

【0025】たとえば、上記の実施形態では、アルミニ ウム電極膜11はホール4(コンタクトホール)側面に 露出した p・屠 5 (半導体層) に電気的に接続されるよ うに形成されているが、コンタクトホール底面に露出し ている半導体層(基板自身を含む。)に電気的に接続さ れるように形成されてもよい。この場合、コンタクトホ ールの内側壁には絶縁体のみが露出していてもよい。ま た、アルミニウム電極膜11は、コンタクトホール内に 露出している導体に電気的に接続されるものであっても

【0026】薄膜(電極配線)を埋め込むコンタクトホ ールは、幅または径がΟ, 6μm以下のものに限られ ず、幅または径が 0. 6 μ m より大きいのものであって もよい。また、薄膜(電極配線)を埋め込むコンタクト ホールは、アスペクト比が1以上のものに限られず、ア スペクト比が1未満のものであってもよい。その他、特 許請求の範囲に記載された事項の範囲で種々の変更を施 30 すことが可能である。

[0027]

【実施例1】上述の方法により形成されるアルミニウム 電極膜11における、シリコン量と断面状態との関係、 シリコン量とコンタクト抵抗との関係、およびシリコン 量とアルミニウム電極膜11剥離後のシリコン基板1の 表面状態との関係を調べた。スパック時のシリコン基板 1の加熱温度は、370℃とした。アルミニウム電極膜 11におけるアルミニウム量に対するシリコン量の比 (以下、「Si/A1比」という。)は、0.2%、 0.3%、1.0%、2.0%、6.0%(いずれも原 予比)とした。Si/Al比は、CVD法により形成さ れるポリシリコン膜15の厚さを変えることにより変更 した。すなわち、Si/Al比は、スパッタ法でシリコ ン基板 1 に供給されるアルミニウム気に対する C V D法 でシリコン基板1に供給されるシリコン星の比にほぼ等 しい。

【0028】また、比較のため、Si/Al比が0%の アルミニウム電極膜11も形成した。すなわち、予めポ リシリコン膜15を成膜せずアルミニウム電極膜11を 形成した。アルミニウム電極膜11の断筒状態、および アルミニウム電極膜11剥離後のシリコン基板1の表面 状態は電子顕微鏡で調べた。アルミニウム電極膜11の 断面状態、およびアルミニウム電極膜11剥離後のシリコン基板1の表面状態の評価結果を表1に示す。Si/A1比が0.2~6.0%のアルミニウム電極膜11 は、いずれも内部にボイドなどは存在せず、断面状態は 良好であった。一方、Si/A1比が0%のアルミニウム電極膜11にはボイドが存在した。

【0029】アルミニウム電極膜11剥離後のシリコン基板1の表面には、Si/Al比が0.0%および0.2%のときは、アルミニウム電極膜11からシリコン基板1へのアルミニウムスパイクの痕跡が存在した。Si/Al比が2.0%および6.0%のときは、シリコン

のノジュールが存在した。Si/Al比が0.3%および1.0%のときはアルミニウムスパイクの痕跡やシリコンのノジュールは存在せず、良好であった。

【0030】以上のことから、Si/Al比は、0.2 %ないし1.0%が好ましいことがわかる。Si/Al比が0.2%のときは、アルミニウムスパイクが発生するので、Si/Al比は、さらに好ましくは0.3%ないし1.0%とすることができる。以上は、シリコン基板1の加熱温度が370℃のときの結果であって、シリコン基板1の加熱温度が異なる場合は、最適なSi/Al比の範囲は異なることが予想される。

[0031]

【表1】

	比號傷	実施例	実施例	実施信	天性团	FR9
Si/Al (stomb)	0.0	0.2	- 97	70	726	加
では、一般の一般の一般の一般の一般の一般の一般の一般の一般の一般の一般の一般の一般の一	2.12750	スパイクあり	AST	ÀH	ノジュールあり	ノジュールあり

【0032】図3は、Si/Al比とコンタクト抵抗との関係を示す図である。コンタクト抵抗は、Si/Al 比が0~0.3%のときは0.5μΩ以下でほぼ一定の 20 低い値を示すが、Si/Al比が1.0%以上のときは Si/Al比の増加とともに大きくなる。Si/Al比が2.0%以上のとき、コンタクト抵抗は5.0~5. 5μΩ程度になる。

[0033]

【実施例2】アルミニウム電極膜11形成時のシリコン 基板1の加熱温度と、アルミニウム電極膜11の断面状 態および得られた半導体装置のFET On抵抗との関 [0034]

【表2】

スパッタ加製温度(°C)	275	340	410	480
養養健転面のポイト	あり	なし	なし・	なし

【0035】図4は、シリコン基板1の加熱温度とFET On抵抗との関係を示す図である。FET On抵抗は、シリコン基板1の加熱温度が275~410℃のときはおよそ80mΩと低い値を示すが、シリコン基板1の加熱温度が550℃のときは、160mΩ程度と高くなる。以上のことから、シリコン基板1の加熱温度は、300~400℃が好ましいことがわかる。

【図面の簡単な説明】


【図1】本発明の製造方法を適用して製造されるMOS FETの構造を示す図解的な断面図である。

【図2】アルミニウム電極の形成方法を説明するための 図解的な断面図である。 【図3】アルミニウム電極における、アルミニウム量に 対するシリコン量の比とコンタクト抵抗との関係を示す 図である。

【図4】シリコン基板の加熱温度とFET On抵抗との関係を示す図である。

【符号の説明】

- 1 シリコン港板
- 4 ホール
- 11 アルミニウム電極膜
- 0 15 ポリシリコン膜
 - 16 アルミニウム薄膜



フロントページの統き

F 夕一ム(参考) 4M104 AA01 BB01 BB03 BB40 CC01 CC05 DD16 DD37 DD78 EE03 EE16 FF22 FF27 GG09 GG18 HH05 HH14 HH15 FF033 HH04 HH09 JJ01 JJ09 KK01 LL01 MM30 PP06 PP18 QQ09 QQ37 QQ73 RR04 VV06 WW00 WW03 XX04 XX09